Fortgeschrittene Verpackungsprüfung und Messtechnik

Kontakt

Fortschrittliche Verpackungstechniken treiben die Abstände der Mikrobumps weiter in Richtung 20 µm und erhöhen die Höhe der Chipstapel. Die Merkmale, die darüber entscheiden, ob ein Gehäuse ausgeliefert wird, sind mittlerweile kleiner als diejenigen, für die die meisten Prüfstände ausgelegt sind, und immer mehr davon befinden sich unter dem Silizium, wo ein Lichtmikroskop keinen Zugang hat.

Durch Querschnitte lassen sich diese inneren Merkmale zwar sichtbar machen, jedoch nur für das jeweilige, geschnittene Bauteil. Die zerstörungsfreie Prüfung ermöglicht die Bewertung dieser verborgenen Merkmale, ohne die Bauteile zu beschädigen. Die Auswahl des geeigneten Prüfsystems hängt von dem zu untersuchenden Merkmal, seiner Position und seiner Tiefe innerhalb des Gehäuses ab.

Evident bietet eine breite Palette fortschrittlicher Prüf- und Messsysteme für die Präzisionsbildgebung und 3D-Messung von Drahtverbindungen, Flip-Chips, Redistribution Layers (RDLs) und Through-Silicon-Vias (TSVs).

  • Zerstörungsfrei: Nutzung der Nahinfrarot-Bildgebung zur Prüfung von Merkmalen durch das Silizium hindurch, während das Gehäuse intakt bleibt.
  • Quantitativ: Messen Sie 3D-Höhe, Koplanarität und Stufenhöhe, ohne die Probe zu berühren.
  • Vorbeugend: Messen Sie vor dem Reflow, dem Vergießen oder dem anschließenden Schichtverbinden, wenn Prozessanpassungen dazu beitragen können, Ausschuss und Nacharbeit zu reduzieren.

Demo anfordern

Die Nahinfrarot-Bildgebung macht Halbleiterstrukturen unterhalb des Siliziums sichtbar, ohne das Bauteil zu zerschneiden.

Was jede Verpackungstechnologie von der Inspektion verlangt

Fortschrittliche Verpackungstechnologien erfordern Inspektionsmethoden, die feine Oberflächendetails auflösen, ausgewählte Strukturen unter dem Silizium sichtbar machen und die 3D-Oberflächengeometrie messen können.

Kategorie
Technologie
Was es ist
Kritische Prüfziele
Herkömmliche Verbindungen
Drahtbonden
Feindrähte, die Chip-Pads mit Anschlüssen verbinden
Kugeldurchmesser, Pad-Zentrierung, Schleifenhöhe und Drahtverlauf
Flip-Chip
Chip wird mit der Vorderseite nach unten auf Lötperlen gebondet
Koplanarität der Bumps vor dem Reflow, Ausrichtung nach dem Bonden und Hohlräume nach dem Bonden
Fortgeschrittene Verpackungstechniken
Wafer-Level-Verpackung (WLP)
Verpackung, während die Chips noch in Waferform vorliegen RDL
Oberflächenfehler, Stufenhöhe der Redistribution Layer (RDL) und Bump-Profil
Fan-out-WLP
Chips, die in einen rekonstruierten Wafer eingegossen und über eine RDL mit feinem Rasterabstand verbunden werden
Chipversatz und Integrität der RDL-Strukturen unter 2 µm
2,5D-Integration
Chiplets, die nebeneinander auf einem Silizium-Interposer positioniert sind
Leitfähigkeitskontinuität der Interposer-Leiterbahnen und Ausrichtung der Mikrobumps
3D-Stapelung
Vertikal gestapelte Chips, die durch Through-Silicon-Vias (TSVs) verbunden sind
TSV-Tiefe und -Profil sowie Topografie der freiliegenden Oberfläche

Prüfung mittels Verpackungstechnologie

Block-title
page

Prüfung des Drahtbondings

column

Zentrierung von Ball-Bond und Pad, aufgenommen mit dem Digitalmikroskop DSX2000.

column

Die Herausforderung

Kugelverbindungen müssen strenge Toleranzen hinsichtlich Größe, Form und Zentrierung auf dem Pad einhalten. Eine falsche Schleifenhöhe oder ein falscher Drahtverlauf kann dazu führen, dass die Drähte einen Kurzschluss an der Chipkante verursachen oder während der Vergussphase beschädigt werden.

So lösen wir das Problem

Die Qualität der Drahtverbindungen wird direkt am verbundenen Bauteil bewertet, indem der Kugeldurchmesser, die Zentrierung auf dem Pad, die Schleifenhöhe und der Drahtverlauf gemessen werden. Das Messmikroskop STM7 unterstützt präzise dreiachsige Messungen. Das Digitalmikroskop DSX2000 ergänzt dies um 2D- und 3D-Messungen mit einer Schärfentiefe, die die gesamte Drahtschleife im Blickfeld hält, sowie einem Vergrößerungsbereich von 21- bis 7.300-fach, der die Inspektion von Makro- bis Mikroebene in einem System abdeckt.

page
Flip-Chip
column

3D-Aufnahme von Lötperlen auf einem integrierten Schaltkreis, aufgenommen mit dem optischen 3D-Profilometer LEXT OLS5500.

column

Die Herausforderung

Beim Aufkleben der Flip-Chip-Chips mit der Vorderseite nach unten liegen die Lötpads unter dem Silizium verborgen. Die Höhe und Koplanarität der Lötpads müssen vor dem Aufkleben überprüft werden, während die Inspektion nach dem Aufkleben eine zerstörungsfreie Betrachtung ausgewählter vergrabener Strukturen erfordert.

So lösen wir das Problem

Vor dem Verbinden misst das optische 3D-Profilometer LEXT™ OLS5500 die Höhe und Koplanarität der Bumps, ohne die Probe zu berühren. Durch Festlegen einer Höhenreferenzebene werden alle Bumps im Sichtfeld auf einmal gemessen, sodass ein vollständiges Feld von 20-µm-Bumps in etwa 10 Sekunden erfasst wird.1 Nach dem Bonden nutzt das für die Infrarotbeobachtung konfigurierte MX63-Wafer-Inspektionsmikroskop die Nahinfrarot-Bildgebung durch Silizium mit einer Dicke von bis zu 1,2 mm, um ausgewählte vergrabene Strukturen ohne Schnitt zu beobachten.

1Basierend auf internen Messungen von Evident.

page
Wafer-Level-Verpackung
column

Lasermarkierung auf einem blanken Halbleiterwafer, 3D-aufgenommen mit dem optischen 3D-Profilometer LEXT OLS5500.

column

Die Herausforderung

RDL-Strukturierung, Bumping und Metallisierung erfolgen, während die Chips noch in Waferform vorliegen. Spät festgestellte Oberflächenfehler oder Höhenabweichungen können eine gesamte Wafercharge gefährden.

So lösen wir das Problem

Das Digitalmikroskop DSX2000 erkennt Oberflächenfehler und Verunreinigungen auf unbeschichteten Wafern, bevor die Bearbeitung beginnt. Die Partikelerkennung in der PRECiV™-Software erfolgt anhand eines zusammengesetzten Bildes im Vergleich zu einem festgelegten Schwellenwert; durch Anklicken eines erkannten Partikels wird der Tisch zur Bestätigung an diese Stelle gefahren. Das optische 3D-Profilometer LEXT™ OLS5500 ermöglicht die berührungslose Messung der RDL-Stufenhöhe und der Bump-Profile nach der Strukturierung.

page
Fan-Out-Verpackung auf Wafer-Ebene
column

Durch Silizium sichtbare Schaltungsstrukturen und Bondpads, aufgenommen mit dem Aufrechtmikroskop BX53M unter Verwendung von IR-Objektiven.

column

Die Herausforderung

Beim Fan-Out-Wafer-Level-Packaging werden die Chips mit der Vorderseite nach unten auf einen Träger aufgebracht, bevor sie zu einem rekonstruierten Wafer vergossen werden. Durch Erwärmung und Abkühlung während des Vergießvorgangs verzieht sich die Platte, wodurch die Chips verschoben werden und die Ausrichtung der darauf aufgebrachten Umverteilungsschicht beeinträchtigt wird.

So lösen wir das Problem

Mithilfe der Nahinfrarot-Bildgebung wird jeder Chip vor der RDL-Strukturierung durch den Träger und das Silizium hindurch lokalisiert, sodass Positionsfehler erkannt werden können, solange eine Korrektur noch möglich ist. Das für die Infrarotbeobachtung konfigurierte MX63-Mikroskop und das BX53M-Stehmikroskop mit IR-Objektiven ermöglichen die Inspektion der Ausrichtung und der Schaltungsmuster durch das Silizium hindurch, wobei die IR-Objektive für Siliziumdicken von bis zu 1,2 mm ausgelegt sind.

page
2,5D-Integration
column

Schaltkreismuster und Bondpads, durch das Silizium hindurch sichtbar, aufgenommen mit dem MX63-Waferinspektionsmikroskop mittels Transmissions-Infrarotbeobachtung.

column

Die Herausforderung

Mehrere Chiplets sitzen nebeneinander auf einem Silizium-Interposer und sind über TSVs und hochdichte RDL miteinander verbunden. Eine einzige unterbrochene Leiterbahn oder ein falsch ausgerichteter Mikrobump kann die elektrischen Verbindungen stören und ein hochwertiges, fertiggestelltes Modul beeinträchtigen.

So lösen wir das Problem

Die Leiterbahnen des Interposers und die Ausrichtung der Mikrobumps in 2,5D-Gehäusen können in verschiedenen Phasen der Montage geprüft werden. Das für die Infrarotinspektion konfigurierte MX63-Mikroskop scannt das RDL des Interposers, um Kurzschlüsse und Unterbrechungen zu identifizieren. Nach dem Chip-on-Wafer-Bonding ermöglicht sein IR-Bildgebungsmodus eine Inspektion durch den Chip hindurch, um die Ausrichtung der Mikrobumps bei einem Abstand von etwa 20 bis 40 µm zu überprüfen.

page
3D-Stapelung
column

Dreidimensionales Bild einer Through-Silicon-Via-Struktur, aufgenommen mit dem optischen 3D-Profilometer LEXT OLS5500.

column

Die Herausforderung

Bei gestapelten Chips werden Through-Silicon-Vias (TSVs) zur Verbindung mehrerer Schichten verwendet. Die Tiefe und das Profil der Vias werden nach dem Ätzen überprüft. Nach dem Rückseitenschliff müssen die Oberflächenebenheit und der TSV-Überstand bewertet werden, während vergrabene Füllfehler eine andere Prüfmethode erfordern.

So lösen wir das Problem

Das optische 3D-Profilometer LEXT OLS5500 ermöglicht die berührungslose Messung der TSV-Tiefe und des Profils sowie der Topografie freiliegender TSVs. Das MX63-Mikroskop nutzt den differentiellen Interferenzkontrast (DIC), um die Sichtbarkeit winziger Höhenunterschiede auf der Oberfläche zu verbessern. Hohlräume in der TSV-Füllung unter der Oberfläche erfordern eine akustische oder Röntgenprüfung.

Auswahl des richtigen Systems für Ihren Verpackungsprozess

Das richtige Prüfsystem hängt davon ab, ob das Zielobjekt an der Oberfläche sichtbar ist, sich unter dem Silizium befindet oder durch eine dreidimensionale Geometrie definiert ist.

System
Typ
Am besten geeignet für
Wichtigste Funktion
MX63 / MX63L

Wafer

Inspektionsmikroskop

Unter Silizium verborgenen Strukturen und Waferinspektion sowie winzigen Höhenunterschieden auf der Oberfläche
Infrarotbeobachtung und DIC; geeignet für Wafer bis zu 300 mm beim MX63L; entspricht SEMI S2/S8
LEXT OLS5500
Optisches 3D-Profilometer
Oberflächentopografie, Bump-Höhe und Stufenhöhe
Berührungslose 3D-Messung mittels LSM1 , WLI2 und FVM3 ; garantierte Genauigkeit und Wiederholbarkeit4 für LSM1 und WLI2
DSX2000
Digitalmikroskop
Drahtverbindungen, Oberflächenmerkmale und allgemeine Qualitätskontrolle
Hochauflösende Bildgebung jenseits von 4K, sieben Beobachtungsmethoden sowie garantierte Genauigkeit und Wiederholbarkeit4
STM7
Messmikroskop
Geometrie und Maßprüfung von Drahtverbindungen
Hochpräzise dreiachsige Messung
BX53M
Aufrechtes Mikroskop
Prüfung von Durchsilizium-Mustern
Infrarot-Objektive für die Bildgebung durch Silizium

1 Laserscanning-Mikroskopie 2 Weißlicht-Interferometrie 3 Fokusvariationsmikroskopie 4 Die garantierte Genauigkeit und Wiederholbarkeit gelten nur, wenn das Gerät gemäß den Herstellerangaben kalibriert wurde und sich in einwandfreiem Zustand befindet. Die Kalibrierung muss von einem Evident-Techniker oder einem von Evident autorisierten Fachmann durchgeführt werden.

Sie sind sich nicht sicher, welches System zu Ihrem Prozess passt?

Teilen Sie uns mit, was Sie prüfen möchten, und wir helfen Ihnen dabei, eine geeignete Mikroskopkonfiguration zu finden.

Sprechen Sie mit unseren Spezialisten

Häufig gestellte Fragen zur Inspektion und Messtechnik im Bereich Advanced Packaging

Was versteht man unter fortschrittlicher Verpackung in der Halbleiterfertigung?
Bei der fortschrittlichen Verpackung werden mehrere Chips oder Chiplets in einem einzigen Gehäuse integriert. Zu den Technologien gehören die Wafer-Level-Verpackung, die Fan-Out-Wafer-Level-Verpackung, die 2,5D-Integration und das 3D-Stacking. Die Inspektionsanforderungen variieren je nachdem, ob es sich bei dem Inspektionsziel um ein sichtbares Oberflächenmerkmal, eine Struktur unterhalb des Siliziums oder eine dreidimensionale Oberfläche handelt.
Welches Mikroskop wird für die Inspektion fortschrittlicher Verpackungen verwendet?
Das geeignete System hängt vom Prüfobjekt ab. Das optische Profilometer LEXT OLS5500 misst die 3D-Oberflächengeometrie und die Stufenhöhe. Das Digitalmikroskop DSX2000 ermöglicht hochauflösende Oberflächenbildgebung. Das Messmikroskop STM7 führt dreiachsige Maßmessungen durch. Das Wafer-Prüfmikroskop MX63/MX63L und das Aufrechtmikroskop BX53M können für die Infrarotbeobachtung durch Silizium konfiguriert werden.
Kann ein System mehrere Verpackungsschritte abdecken?
In vielen Fällen ja. Das optische 3D-Profilometer LEXT OLS5500 misst die Bump-Höhe, die RDL-Stufenhöhe und die TSV-Oberflächengeometrie über mehrere Prozessschritte hinweg. Das Wafer-Inspektionsmikroskop MX63/MX63L deckt die Inspektion von Flip-Chips, 2,5D-Bauteilen und Fan-Out-Strukturen mit Infrarotbeobachtung ab. Die richtige Kombination hängt davon ab, welche Schritte intern durchgeführt werden und was dokumentiert werden muss.
Wie lässt sich die Inspektion in einen Produktionsablauf integrieren?
Wiederkehrende Inspektionen können einmal aufgezeichnet und wiedergegeben werden, sodass dieselbe Routine bei allen Bedienern und in allen Schichten auf die gleiche Weise abläuft. Die PRECiV™-Software bietet einen Makro-Recorder für das Wafer-Inspektionsmikroskop MX63/MX63L, das Aufrechtmikroskop BX53M und das Digitalmikroskop DSX2000; das Messmikroskop STM7 und das optische 3D-Profilometer LEXT OLS5500 bieten dieselbe Funktion. Die Ergebnisse lassen sich in Excel exportieren.
Können Flip-Chip-Gehäuse ohne Querschnittsprüfung geprüft werden?
Ja, in vielen Fällen. Silizium lässt Licht im nahen Infrarotbereich durch, sodass ein Infrarotmikroskop Lötstellen durch den Chip hindurch bei Wellenlängen um 1200 nm beobachten kann, ohne das Bauteil zu schneiden. Bei der optischen Inspektion lassen sich nicht alle inneren Fehler erkennen, und in manchen Fällen sind Röntgen-, akustische oder Querschnittsmessverfahren erforderlich.
Muss das Gehäuse für die Infrarotprüfung entkapseln werden?
In der Regel nicht. Infrarotmikroskope können ausgewählte Merkmale durch Silizium hindurch beobachten, sofern die Materialien und die optische Konfiguration die Infrarotdurchlässigkeit zulassen. Eine Entkapselung oder eine andere Prüfmethode kann erforderlich sein, wenn Metalle, Formmassen oder andere Materialien den Strahlengang blockieren oder wenn ein direkter Zugang zum Merkmal notwendig ist.
Wie wird die Koplanarität der Bumps vor dem Reflow gemessen?
Ein berührungsloses optisches 3D-Profilometer misst die Bump-Höhe im gesamten Prüfbereich. Das LEXT OLS5500 führt diese Messung vor dem Flip und dem Reflow durch, und zwar zu einem Zeitpunkt, zu dem Abweichungen noch korrigiert werden können, anstatt die Bauteile auszusortieren. Messbereich und Auflösung sollten entsprechend der spezifischen Bump-Geometrie überprüft werden.
Welche Prüfverfahren werden für Through-Silicon-Vias verwendet?
Die berührungslose 3D-Profilierung kann die Oberflächengeometrie freiliegender Through-Silicon-Vias nach dem Rückseitenschliff messen. Der differentielle Interferenzkontrast kann die Sichtbarkeit winziger Unterschiede in der Oberflächenhöhe verbessern. Optische Verfahren bewerten freiliegende Oberflächenstrukturen, während Fehler in der TSV-Füllung unter der Oberfläche in der Regel ergänzende Verfahren wie akustische oder Röntgeninspektion erfordern.
Was ist RDL in der Halbleiterverpackung?
Eine Redistribution Layer (RDL) ist eine strukturierte Metallschicht, die elektrische Verbindungen von den ursprünglichen Pads des Chips zu verschiedenen Stellen im Gehäuse leitet. RDLs werden bei der Wafer-Level- und Fan-Out-Verpackung eingesetzt. Die Prüfung kann die Musterintegrität, die Ausrichtung, Verunreinigungen und die Stufenhöhe umfassen.

Lassen Sie uns über Ihren Prozess sprechen

Jede Verpackungslinie nutzt eine andere Kombination aus Technologien, Toleranzen und Durchsatzzielen. Teilen Sie uns mit, was Sie prüfen müssen, und wir helfen Ihnen dabei, eine geeignete Mikroskopkonfiguration zu finden.

Sprechen Sie mit unseren Spezialisten

Ressourcen

Verwandte Produkte

MX63-MX63L Wafer-Inspektionsmikroskop

STM7-Mikroskope bieten hervorragende Vielseitigkeit und leistungsstarke dreiachsige Messungen von Bauteilen und elektrischen Komponenten mit einer Genauigkeit im Submikrometerbereich...

Mehr erfahren

LEXT OLS5500 3D-Optisches Profilometer

Das preisgekrönte hybride optische 3D-Profilometer LEXT™ OLS5500 vereint Laserscanning-Mikroskopie (LSM), Weißlichtinterferometrie (WLI) und Fokusvariation...

Mehr erfahren

DSX2000 Digitalmikroskop

Die vollständig motorisierte digitale Mikroskopserie DSX2000 vereinfacht Arbeitsabläufe, steigert die Produktivität und optimiert die Arbeit von Forschern und Fachkräften in der Qualitätskontrolle...

Mehr erfahren

STM7-Messmikroskop

STM7-Mikroskope bieten hervorragende Vielseitigkeit und leistungsstarke dreiachsige Messungen von Bauteilen und elektrischen Komponenten mit einer Genauigkeit im Submikrometerbereich...

Mehr erfahren

PRECiV-Bildanalysesoftware

Die Bildanalysesoftware von Evident wandelt Mikroskopbilder in verwertbare Daten für Inspektions-, Qualitätskontroll- und Analyseaufgaben um. Intuitive Werkzeuge unterstützen...

Mehr erfahren

Verwandte Anwendungen

Prüfung von Bonddrähten mit einem Digitalmikroskop

Halbleiter werden in einem präzisen Prozess hergestellt. Ein Schritt dabei ist das Drahtbonden, bei dem Elektroden auf einem integrierten Schaltkreis mithilfe von gelöteten Gold-, Aluminium- und Kupferdrähten mit Leiterrahmen verbunden werden. Diese Drähte können einen Durchmesser von nur 10 µm haben und erfordern eine Lötgenauigkeit von nur 2 bis 3 µm. Aufgrund der für das Löten der Drähte erforderlichen Präzision können bereits winzige Vibrationen zu einer schwachen Verbindung führen, was wiederum einen Ausfall des elektronischen Bauteils zur Folge haben kann.

Mehr erfahren

Lasermarkierung von Halbleiter-Rohwafern

Die Kennzeichnung von Wafern ist ein wesentlicher Prozess bei der Verwaltung von Halbleiterwafer-Chargen. Normalerweise werden Siliziumwafer mittels Pulslaserbestrahlung mit ihren ID-Nummern markiert. Die Laserbestrahlung erzeugt Vertiefungen im Gitter auf der Oberfläche eines Siliziumwafers. Diese Vertiefungen bilden eine Punktmatrix aus Zeichen und Codes. In den letzten Jahren hat die Dichte von Siliziumwafern weiter zugenommen, während sie gleichzeitig dünner geworden sind. Dies hat dazu geführt, dass die Größe weiter reduziert und die Genauigkeit der Lasermarkierungstechnologie erhöht werden muss.

Mehr erfahren

BGA-Querschnittsanalyse

Die Bestückung von Leiterplatten (PCBs) mit elektronischen Bauteilen ist aufgrund der Nachfrage nach kleineren, schnelleren und funktionsreicheren mobilen Elektronikgeräten immer dichter geworden. Insbesondere bei IC-Bauteilen hat sich der Trend zum Bare-Chip-Packaging verlagert, bei dem IC-Chips direkt auf Leiterplatten bestückt werden.

Mehr erfahren

Verwandte Ressourcen

Weitere Ressourcen